Intel

Intel、厚さ19μmの世界最薄GaNチップレット実証

シリコンの物理的限界が見え始めたいま、Intel Foundryが「材料そのものを混ぜる」という解を示した。300mmウェハー上で、GaNとシリコンが同じ一枚の上に同居する。

情報の灯台

2026年4月10日

Intel

19マイクロメートルという薄さの意味

Intel Foundryは、世界最薄をうたう窒化ガリウム（GaN）チップレットを300mmウェハーで製造したと発表した。ベースとなるシリコンの厚みは、わずか19マイクロメートル。人間の髪の毛のおよそ5分の1という水準で、これは研究室の試作片ではなく、量産ラインで使われる標準サイズのウェハー上で実現されている。

薄さ自体が目的ではない。肝心なのは、GaNチップレットを既存のチップレット集積工程にそのまま持ち込めることだ。厚みのある基板を抱えたままでは、3D積層やインターポーザ設計の自由度を大きく損なう。

19μmという数字は、パワー半導体を先端ロジックの世界に連れていくための通行証になる。

GaNは高電圧・高周波に強い一方、シリコンは細かなデジタル制御に向く。両者を別々のチップに分けて配線で繋ぐ従来の方式は、速度とエネルギー損失の両面で妥協を強いてきた。

シリコン論理回路を「同じ一枚」に載せる

今回の発表でより本質的なのは、薄さよりも統合の部分だ。Intel Foundryは、GaNチャネルのN-MOSHEMTと、シリコンのPMOSトランジスタを同じチップレット上に並べて作り込んだ。GaNウェハーの上に薄いシリコン層を転写するレイヤートランスファーという工程で、両者を同じ配線層で接続している。

これが効いてくるのは、電力変換の現場だ。従来、GaNのパワートランジスタを動かすための制御ロジックは、別のシリコンチップに置いて配線で繋ぐのが常道だった。この配線の長さが、高速スイッチング時の損失と遅延の温床になっていた。制御回路を同じダイに載せてしまえば、その距離は事実上ゼロになる。

チームは実際にインバータ、NANDゲート、マルチプレクサ、フリップフロップ、リングオシレータまで一通りのデジタル部品を作り、300mmウェハー全面で動作を確認した。インバータ1段の遅延は33ピコ秒、1秒の330億分の1という速さだ。重要なのは、この値がウェハーのどこを測ってもほぼ揃って出た点にある。研究試作ではなく、製造プロセスとして成立しつつある証拠だ。

ステルスダイシング・ビフォア・グラインディング（SDBG）と呼ばれる技術で、配線まで作り込んだウェハーにレーザーで微細な破断線を入れてから機械研削で薄化する。完成した回路を壊さずに19μmまで削り切るのが肝になる。

データセンターから6Gまで

Intel Foundryが想定している用途は広い。サーバー向けのポイントオブロード電源、電気自動車、5G・6Gの基地局、レーダー、衛星通信——いずれもシリコンだけでは効率の壁にぶつかる領域だ。

GaNトランジスタは300GHzを超える遮断周波数を達成し、78ボルトまでの電圧ブロック能力も確認された。ゲート長はわずか30ナノメートル。ミリ波帯を見据える通信インフラにとって、シリコンベースのRFフロントエンドを置き換える候補が、ようやく量産工程の土俵に上がってきたことになる。

熱の問題もある。シリコンは接合温度が約150度を超えると信頼性が崩れ始めるが、GaNはより広いバンドギャップのおかげで高温でも安定しやすい。冷却設備そのものの小型化が狙える、という含意は、電力費とスペースに追われるハイパースケーラーにとって無視できない材料になる。

信頼性試験という最後の関門

新素材の話で毎回争点になるのが、長期信頼性だ。研究論文の派手な数字と、実機に載る部品のあいだには、いつも数年単位の距離がある。

Intel Foundryは今回、業界標準の4種類の加速試験——TDDB（経時絶縁破壊）、pBTI（正バイアス温度不安定性）、HTRB（高温逆バイアス）、HCI（ホットキャリア注入）——を通した結果、300mm GaN MOSHEMTが実製品向けに要求される信頼性指標を満たせる見込みを得たとしている。

この研究は2025年12月にサンフランシスコで開催されたIEEE国際電子デバイス会議（IEDM）で公表されており、論文のタイトルは「GaN Chiplet Technology Based on 300 mm GaN-on-Silicon」。著者はIntel Foundry Technology Researchの20名に及ぶチームだ。