Intel 14A

Intel 14Aの歩留まり、試作前に重要マイルストーンを達成

半導体

Intel 14Aの歩留まり、試作前に重要マイルストーンを達成

Intelの次世代プロセス14Aが、試作開始前の段階で歩留まりの重要な節目を超えた。投資銀行モルガン・スタンレーの最新リサーチによると、14Aの欠陥密度D0(ウエハー上の単位面積あたりの致命的欠陥数)は0.5まで下がっており、同時期の18Aと比べても改善ペースが速いという。ファウンドリ復活を掲げるIntelにとって、初めて数字に裏付けられた前進が見えてきた。 数字が語る14Aの現在地 この数字を具体的な製品に重ねてみる。Panther Lakeのコンピュートタイル(約8.0×14.3mm、面積約114mm²)と同サイズのダイを14Aで製造した場合、ポアソンモデルに基づく理論歩留まりは**約56.45%**になる。量産中の18Aには届かないが、開発初期の14Aで5割を超える歩留まりが見込めるのは小さな話ではない。 モルガン・スタンレーのレポートでは、テストチップの歩留まりが約40%と報告されている。Panther Lakeのコンピュートタイルより大きなダイで40%が出ているなら、ダイサイズが小さい実製品ではさらに上振れる計算だ。 Intelは2027年第1四半期までにD0を0.

TSMC 2029年ロードマップ公開、A16は2027年へ後退

TSMC

TSMC 2029年ロードマップ公開、A16は2027年へ後退

TSMCが2029年までのプロセス技術ロードマップを公開し、A13・A12・N2Uの3ノードを追加した。2026年量産が既定だったA16は2027年にずれ込み、高NA EUVの採用も2029年まで見送る。AI時代の戦略分岐が、Intelとの対比で鮮明になった。 新ノード3本追加、A16は2027年に後ずれ TSMCは2026年4月22日、カリフォルニア州サンタクララで開催した2026 North America Technology Symposium(2026年北米技術シンポジウム)でA13、A12、N2Uの3つの新しいプロセス技術を公開した。同時に、以前は2026年量産開始とされていたA16について、実際の量産立ち上げを2027年と整理した。 事業開発・グローバルセールス担当上級副社長で副COOを兼任するケビン・チャン(Kevin Zhang)は、A13について「A14を光学的にシュリンクしたもので、約6%の面積削減を実現しつつ、設計ルールと電気特性の互換性を完全に維持する」と説明した。顧客が既存IPをほとんど手直しせずに移行できる設計になっており、量産開始は2029年を予