TSMC 2029年ロードマップ公開、A16は2027年へ後退
TSMCが2029年までのプロセス技術ロードマップを公開し、A13・A12・N2Uの3ノードを追加した。2026年量産が既定だったA16は2027年にずれ込み、高NA EUVの採用も2029年まで見送る。AI時代の戦略分岐が、Intelとの対比で鮮明になった。
新ノード3本追加、A16は2027年に後ずれ
TSMCは2026年4月22日、カリフォルニア州サンタクララで開催した2026 North America Technology Symposium（2026年北米技術シンポジウム）でA13、A12、N2Uの3つの新しいプロセス技術を公開した。同時に、以前は2026年量産開始とされていたA16について、実際の量産立ち上げを2027年と整理した。
事業開発・グローバルセールス担当上級副社長で副COOを兼任するケビン・チャン（Kevin Zhang）は、A13について「A14を光学的にシュリンクしたもので、約6%の面積削減を実現しつつ、設計ルールと電気特性の互換性を完全に維持する」と説明した。顧客が既存IPをほとんど手直しせずに移行できる設計になっており、量産開始は2029年を予定している。
新ノードの追加は単なる品揃えの拡充ではない。毎年の微細化神話が静かに畳まれ、用途別に異なるテンポで進む二本立ての時代へ踏み込んだことを意味する。
クライアント向けは毎年、AI/HPC向けは隔年へ
TSMCは今回、プロセス技術の開発リズムそのものを作り変えた。かつて売上の大半を支えたのはスマートフォン向けだったが、近年はAIとHPC（高性能計算）が主力を上回るようになった。この需要構造の変化が、ノード戦略の分岐に反映されている。
N2、N2P、N2U、A14、A13 はクライアント向けのライン。コスト、電力効率、IPの再利用が重視される領域で、毎年新ノードを投入することで顧客の製品サイクルに合わせる。大幅な刷新ではなくても、既存設計の延命と漸進的改善が歓迎される世界だ。
一方、A16とA12はAI・HPC向け。裏面電源供給（BSPDN）を担うスーパーパワーレール（SPR）を組み込み、AIデータセンターやHPCワークロードが抱える電力伝達のボトルネックを解きにいく。こちらは隔年のリズムで、コストよりも性能向上の幅を優先する設計思想になっている。
TSMCは既にN12、N6、N4、N3Pで光学シュリンクを何度も重ねてきた。ただし、過去のシュリンクは今回のA13よりも実質的な恩恵が大きかった。A13が差し出すのは「移行の安さ」であって、「性能の跳ね」ではない。
この分岐は、一つのノードで全ての顧客を満足させる時代が終わったことを示している。スマートフォンとAIアクセラレータでは、求められるトレードオフが別物になった。
N2Uという「N2の3年目」
注目すべきは、もう一つの新顔N2Uだ。N2Uは2nmプラットフォームの3年目の拡張として位置付けられる。N2Pに対して 3〜4%の速度向上、または同一速度で8〜10%の消費電力削減、2〜3%のロジック密度改善を提供する。
N2PのIPとの互換性が維持されるため、2027年にN2Pで高性能製品を投入した企業が、2028年にN2Uで中位機種を派生させるといった展開がしやすくなる。
「我々の戦略は、各ノードを投入後も強化し続けることだ。顧客が設計投資のリターンを最大化しつつ、PPA（性能・電力・面積）の追加的な恩恵を得られるようにする」とチャンは語った。N2ファミリを長寿命のプラットフォームに仕立てる意図が透けており、クライアント市場での価格感度の高さを正面から受け止めた判断と言える。
| 項目 | N2X | N2U | A14 | A13 | A16 | A12 |
|---|---|---|---|---|---|---|
| 性能（対N2P） | +10% | +3〜4% | +10〜15%* | — | +8〜10% | さらに向上 |
| 電力（対N2P） | 低減 | −8〜10% | −25〜30%* | — | −15〜20% | 低減 |
| ロジック密度 | — | +2〜3% | +23%* | +6%† | — | さらに向上 |
| トランジスタ | GAA | GAA | 第2世代GAA | 第2世代GAA | GAA | 第2世代GAA |
| 裏面給電 | — | — | — | — | SPR | SPR |
| 量産開始 | 2027 | 2028 | 2028 | 2029 | 2027 | 2029 |
A16の「2027年」は後退か、それとも現実への整合か
A16の量産時期変更をTSMCは技術的遅延とは認めていない。チャンは「A16は2026年に量産準備は整う。ただし、実際の立ち上がりは顧客の製品計画に依存し、量産は2027年に始まる見込みだ」と述べた。
言い換えれば、A16のチップが実際に市場に出るのは2027年以降ということだ。顧客都合という説明は合理的ではあるが、N2の歩留まりが高水準で立ち上がったこととの対比で、A16の需要読みに慎重になっている印象も残る。BSPDNを伴う新構造は、TSMCにとって初物である。
興味深いのは、A16の登場後もN2Xが併存することだ。N2Xは従来の表面電源供給を保ったままクロックを限界まで引き上げるN2Pの性能強化版で、BSPDNのコストを払いたくない顧客に選択肢を残す。裏面給電は必須ではなく、選べる贅沢という位置付けが、2027年時点のTSMCの回答になる。
A16の後継が2029年のA12だ。フルノードの恩恵を初めてデータセンター級に持ち込む役割を担う。A14がN2に対して得た改善と同等のスケール感を、A12がA16に対して発揮するとTSMCは示唆している。
高NA EUVを使わない、という回答
今回のロードマップで最も戦略的な含意を持つのは、A13、A12を含む2029年までの全ノードで高NA EUVを採用しないとTSMCが明言したことかもしれない。
「研究開発チームには驚かされている。高NA EUVを使わずにスケーリングを続ける道を見出し続けてくれる。いつかは使わなければならない日が来るかもしれないが、現時点では既存EUVから恩恵を引き出し続けられる。高NAは本当に、本当に高価なのだ」──ケビン・チャン
この姿勢はIntelとの対比で際立つ。Intelは14Aプロセスで業界初の高NA EUV本格採用を掲げており、2027年のリスク生産を目指している。オレゴン州ヒルズボロの研究開発拠点に商用機1号機を据え、ASML製TWINSCAN EXE:5000のキャリブレーションを進めてきた。
両社の分岐は、単なる装置選択の違いではない。Intelは最新装置に賭け、TSMCは既存装置の限界を押し広げる。どちらが正しいかは量産歩留まりと顧客獲得の結果でしか判定できない。ただし、TSMCの選択は経済合理性をこれまで以上に重視していることの表明だ。3億5000万ドル級と言われる高NA EUV露光装置のコストを回避しながら、A13で6%の面積削減、A12で新世代GAAの密度向上を引き出そうとしている。
この二つの道は、2027年から2029年にかけて、どちらが持続的な顧客を掴めるかの勝負になる。高NA EUVの優位が「いつ」実証されるのか──その時期次第で、Intelが追いついたと言える瞬間が訪れるかもしれないし、TSMCが走り続ける現状が続くのかもしれない。
| 観点 | TSMC（A13 / A12まで） | Intel（14A） |
|---|---|---|
| 高NA EUV露光装置 | 採用しない | 業界初の本格採用 |
| 裏面給電方式 | Super Power Rail（SPR） | PowerDirect（PowerVia後継） |
| トランジスタ | 第2世代GAAナノシート（A14〜） | RibbonFET改良版 |
| 開発リズム | クライアント毎年／AI隔年 | 2年ごとの新ノード |
| 最先端ノード量産 | A16：2027年／A12：2029年 | 14A：2027年リスク生産 |
| 設備投資の方向 | 既存EUVの継続活用 | 1台500億円超の最新装置 |
既存EUVの寿命を延ばす、という美学
A13のような光学シュリンクは、半導体業界で長く続いてきた手法だ。TSMCはN12、N6、N4、N3Pと、光学シュリンクを主力ノードの寿命延長に使ってきた。ただし、過去の光学シュリンクは今回よりも手応えのある改善を伴うことが多かった。
A13が提供するのは、A14からの3%の線幅縮小（寸法約97%スケール）と、そこから派生する6%のトランジスタ密度向上だけだ。速度向上や消費電力削減の数値は未公表で、性能の跳ね幅は限定的と見るべきだろう。
それでも顧客にとっての価値は明確にある。設計ルールと電気特性が完全互換のため、IPをほぼそのまま再利用できる。A14用に投下した設計投資が、A13で追加の歩留まりと面積効率として戻ってくる構造だ。新ノードごとにツール、IP、設計手法を刷新しなければならないA14やA12とは、顧客の負担が根本的に違う。
微細化が一本の直線ではなくなった時代において、TSMCは選択肢を束ねて提示することで主導権を握ろうとしている。最先端を追う顧客にはA12やA14を、コスト重視の顧客にはA13やN2Uを、そしてその中間にN2PとN2Xを差し出す。
・ ・ ・
そして2029年へ
今回のロードマップが描くのは、半導体の微細化が「直線から網の目」へと姿を変える景色だ。2nmクラスだけでN2、N2P、N2U、N2Xの4変種、1.4nmクラスはA14とA13、1.2/1.3nmクラスはA12という具合に、サイズごとに複数の選択肢が並ぶ。
顧客はもはや「最新ノードに乗るかどうか」ではなく、「自分のワークロードにどのノードが最適か」を問われるようになる。TSMCはその問いに答える側として、複雑さを増した選択肢の海を泳がせる水先案内人の役回りを引き受けた。
高NA EUVを使わないという選択は、Intelが先に使うという選択と鏡合わせの関係にある。2029年までの3年間、どちらの道がより多くの顧客を掴むのか──半導体製造の覇権は、装置選びの哲学そのものが問われる局面に入った。
参照元
関連記事
- TSMC純利益58%増、中東紛争下でも通年見通しを上方修正
- ラピダスに6315億円追加、累計2.3兆円超の国家的賭け
- IntelがGoogle・Amazonと先進パッケージングで交渉——数十億ドル契約へ
- サムスン半導体、集会1日で生産18%減 AI特需下の労使衝突
- Zeus GPU、テープアウト完了でRTX 5090に挑む
- Terafabが「光速」で動く、割増金で割り込める市場ではない
- CPU不足はメモリより深刻、Intel 18Aが命運を握る
- Tesla AI5チップ、ついにテープアウト完了
- MacBook Neo初期在庫完売、販売目標が1,000万台超に倍増
- 台湾半導体業界がヘリウムとLNG備蓄要求、残り11日の危うさ
