IBM、0.7nm「ナノスタック」チップを発表。量産は5年後
2021年に世界初の2nmチップを試作したIBMが、再び「世界初」を出した。0.7nm（7オングストローム）ノードのチップ技術を発表し、爪の大きさのチップに約1000億個のトランジスタを収めた。2nmチップの約500億個からほぼ倍増。性能は2nm比で最大50%向上、あるいは消費電力を70%削減できるとしている。
ナノスタックという3次元設計
今回のチップを支えるのが「ナノスタック」と呼ばれる新しいトランジスタ構造だ。IBMが2017年に開発したナノシートGAAトランジスタは、現在の最先端プロセスの基礎になっている。ナノスタックは、このナノシートをさらに垂直方向に積み重ねる。
従来、n型とp型のトランジスタは横並びで配置されていた。ナノスタックではこの2種類を上下に分離し、交互にずらした配置（スタガード配列）で積む。2枚のウェハーを超薄型の誘電体ボンディング層で接合する構造で、上下の層に異なる材料を使える。n型・p型それぞれの特性を独立に最適化できるうえ、横に並べていた部品を縦に収めるためトランジスタ密度も上がる。
IBMリサーチのディレクターでIBMフェローのジェイ・ガンベッタ（Jay Gambetta）氏は「トランジスタを小さくしているだけではない。チップの作り方そのものを再発明している」とした。
ナノスタックの概念自体は新しくない。IBMは2025年6月のVLSIシンポジウムで、7オングストロームノード向けの設計を論文として発表済みだ。今回はその設計をCMOS集積まで進め、インバータ回路の動作確認に至った。「物理的に作れる」だけでなく「回路として計算できる」ことまで示した段階だ。
| 7nm FinFET | 2nm ナノシート | 0.7nm ナノスタック | |
|---|---|---|---|
| トランジスタ密度 | 約200億個 | 約500億個 | 約1000億個 |
| 前世代比 性能向上 | — | +45% (7nm比) | +50% (2nm比) |
| 前世代比 省電力 | — | −75% (7nm比) | −70% (2nm比) |
| SRAM スケーリング | — | — | 40%縮小 |
| 発表年 | — | 2021年 | 2026年 |
| 量産見通し | 量産中 | Rapidus 2027年目標 | 最短5年後 |
VLSI 2026では、SRAMのセル面積を40%縮小できるという研究成果も発表された。SRAMはプロセッサのキャッシュに使われ、チップ面積の大きな割合を占める。この縮小はAI向け大規模チップの設計自由度に直結する。
量産までの距離
プロセス技術の節目には、つねにIBMの名前がある。1960年代の初期半導体から、ナノシートGAAの開発、2021年の2nm試作まで。半導体研究で業界の先端を走ってきた企業だ。
ただし、IBMは2014年に半導体製造事業をグローバルファウンドリーズ（GlobalFoundries）に売却しており、自社の量産ラインを持たない。研究所で開発した技術を、外部のファウンドリが量産工程に仕上げる。2nmチップの場合、IBMが2021年に試作を発表し、その技術をベースに日本のRapidusが2027年の量産開始を目指している。
0.7nmナノスタックについて、IBM自身は「最短5年以内に量産が始まる可能性がある」としている。2nmチップの経緯を考えると楽観的な数字にも見える。量産にはASMLが開発中のHigh NA EUV（高開口数EUV）リソグラフィ装置が必須で、IBMのニューヨーク州オルバニーにあるAlbany NanoTech Complexに今年導入される予定だ。
TSMCはもう2nmを出荷している
IBMが0.7nmの試作を発表した今日、量産の世界はちょうど2nm世代の立ち上がりにある。TSMCは2025年末にN2プロセスの量産を開始し、Appleが初期生産能力の半数以上を確保した。2026年後半には性能強化版のN2Pが控え、1.6nm相当のA16もバックサイド電源供給技術Super Power Railとあわせて量産が予定されている。Samsungは2nmプロセスSF2で自社SoCの製造を始め、Intelも18Aプロセス（2nm相当）でPanther Lakeプロセッサの生産に入った。
3社が2nm世代の歩留まり改善と量産拡大に追われている最中に、IBMは「その先」を見せた。ただし、研究所が示す「物理的に何が可能か」と、ファウンドリが出荷する「今日から買えるチップ」は別のものだ。試作から製品までには、工程開発、歩留まり改善、量産設備への投資が要る。
IBMが向かう先
IBMの半導体戦略は、ロジックと量子の両面で動いている。5月21日には米商務省との間で量子チップ専用ファウンドリ「Anderon」の設立に関する意向書を締結。CHIPS法の資金10億ドル（約1600億円）とIBM自身の10億ドルを投じ、ニューヨーク州オルバニーに300mmウェハー製造拠点を構える。量子コンピューティングでは、IBMは研究だけでなく製造まで自社で持とうとしている。
ロジック半導体ではRapidusとの関係が軸になる。Rapidusは北海道千歳市のIIM-1工場で2025年7月に2nm GAAトランジスタの動作を確認し、2027年後半の量産開始を目指している。2026年6月には政府から1500億円の追加出資を受け、資本金等は4249億円に達した。IBMの2nm技術がRapidusの量産ラインで形になるかどうかは、日本の半導体産業にとっても大きな分岐点になる。
2017年 ナノシートGAA開発 IBMがFinFETを超える次世代トランジスタ構造を開発 2021年5月 2nmチップ試作成功 爪サイズに約500億トランジスタ。7nm比で性能45%向上 2025年6月 ナノスタック論文発表 VLSIシンポジウムで7Åノード向け設計を公開 2026年6月 0.7nmチップ技術発表 約1000億トランジスタ。CMOS集積・インバータ動作を実証 2027年 Rapidus 2nm量産開始（目標） IBMの2nm技術をベースに北海道千歳で量産へ 2031年〜 0.7nm量産開始（最短見通し） High NA EUVリソグラフィが前提条件 |
0.7nmナノスタックのロードマップは、少なくとも10年分のスケーリング余地を示している。FinFETからナノシートへの移行を主導したのがIBMだったように、ナノシートからナノスタックへの移行でも先を取った。研究で先を行くことと、それを製品にすること。この2つの間にある距離は、IBMが何十年も向き合ってきた現実だ。0.7nmチップが手元のデバイスに届くのは2030年代の前半。起点は今日、オルバニーの研究所から出た。
参照元：IBM Debuts World's First Sub-1 Nanometer Chip Technology
他参照：What is IBM's nanostack chip architecture?
