Intel Nova Lake、ESの出荷が始まる

Intel Nova Lake、ESの出荷が始まる

Arrow Lakeの後継となる次世代デスクトップCPU「Nova Lake」のエンジニアリングサンプルが出荷されている。シングルコア性能は最大20%、マルチコアは最大2倍。数字だけ見れば大幅な世代交代だが、実際の製品でどこまで実現するかはまだ見えない。


シングル20%、マルチ2倍の根拠

リーカーのSiliconFlyがNova LakeのES(エンジニアリングサンプル)出荷開始を明かした。52コア構成のシングルスレッド性能は、Arrow Lake比で少なくとも 1.2倍 に達するという。

IPC向上に加え、bLLC(大容量ラストレベルキャッシュ)、AVX10.2(新しいベクトル命令セット)、APX(汎用レジスタ拡張)が効いている。楽観的に見れば1.3倍も視野に入る。

マルチスレッド性能はさらに跳ね上がる。Arrow Lakeの最上位が24コアだったのに対し、Nova Lake-Sは最大52コアまで拡張される。1.8〜2.0倍 という数字は、コア数がほぼ倍増した結果だ。

ただし、この数字はES初期段階の推定値だ。最終製品では変わる可能性がある。

Arrow Lake比 性能向上率(推定)
※ SiliconFlyおよび過去のリーク情報に基づく推定値。52コア vs 24コアの比較(マルチコア)

Arrow Lakeから何が変わるのか

Nova Lake-Sのアーキテクチャは、Arrow Lakeとは根本的に異なる。

Pコア(高性能コア)はLion Coveから Coyote Cove へ、Eコア(高効率コア)はSkymontから Arctic Wolf へ刷新される。コア設計が一新されたうえに、コア数も大幅に増えた。

コア構成の変化

Arrow Lake-S(最上位)は8P+16Eの24コアだった。Nova Lake-Sは最大16P+32E+4LP-Eの52コアになる。シングルタイル構成でも最大8P+16E+4LP-Eの28コアで、Arrow Lakeの24コアを上回る。

Nova Lake-Sには「デュアルコンピュートタイル」構成が導入される。2つの演算タイルをそれぞれ8P+16Eで構成し、合計52コアを実現する仕組みだ。AMDのデュアルCCD構成に近い発想といえる。

LP-Eコア(低消費電力コア)は4基で固定され、SoCタイル側に配置される。BCLKやECLKの調整の影響を受けない設計になっており、オーバークロック時の安定性が考慮されている。

bLLC――Intelが仕掛けるキャッシュ戦争

Nova Lakeの目玉は bLLC(Big Last Level Cache)だ。AMDの3D V-Cacheに対するIntelの回答にあたる。

AMDはCPUダイの上に追加のキャッシュを積層する方式を採る。Intelのアプローチは異なり、コンピュートタイル上に大容量のラストレベルキャッシュを直接配置する。シングルタイル構成で144MB、デュアルタイルでは 288MB に達する。

AMDの現行3D V-Cacheは64MBで、片方のCCDにしか搭載されない。Nova Lakeのデュアルタイル構成では両タイルにbLLCが載るため、非対称アクセスの問題が発生しない。OSのスケジューリングが楽になる構造だ。

ゲーミング性能への影響も大きい。bLLC搭載モデルはArrow Lake比で 30〜45% のゲーム性能向上が見込まれるという過去のリーク情報がある。bLLC非搭載の標準モデルでも10〜15%の向上が期待されている。

プラットフォームも一新

ソケットは LGA 1954 に変更される。Arrow LakeのLGA 1851とは物理寸法が同じ(45×37.5mm)なので、既存のCPUクーラーはそのまま使える可能性が高い。ただしダイレイアウトの変更により、マウントキットの微調整は必要になるかもしれない。

チップセットは 900シリーズ に刷新。DDR5はCUDIMMおよびCQDIMM規格への対応が進み、最大8000MT/sの高周波数メモリをサポートする。PCIe 5.0レーンは最大36本に拡張され、Arrow Lakeの24本から大幅に増える。

Nova Lake-S vs Arrow Lake-S
Nova Lake-S Arrow Lake-S
最大コア数 52
(16P+32E+4LP-E)
24
(8P+16E)
最大
スレッド数
52 24
Pコア Coyote Cove Lion Cove
Eコア Arctic Wolf Skymont
最大キャッシュ
(L2+L3)
160〜320MB 76MB
bLLC 144〜288MB なし
DDR5
(1DPC 1R)
8000MT/s 7200〜
6400MT/s
PCIe 5.0
レーン
最大36 24
PCIe 4.0
レーン
最大16 4
ソケット LGA 1954 LGA 1851
TDP (PL1) 125〜175W 125W
発売時期 2026年下半期 2024年10月
※ Nova Lake-Sの値はES段階のリーク情報に基づく推定値。最終製品では変更の可能性あり

AMDとの正面衝突が待っている

Nova Lakeが市場に出る2026年下半期には、AMDのZen 6ベース「Ryzen Desktop」も控えている。AMDは最大24コア48スレッドで、プラットフォーム、IO、コア、3D V-Cacheの全面刷新を予定している。

SiliconFlyはNova LakeとZen 6の比較についても言及している。IPCではNova Lakeが優位に立つとの見方だ。Zen 6はクロックでわずかに上回る可能性があるが、IPCの差が決定的な要因にはならないという。

52コアのNova Lakeに対して24コアのZen 6。コア数の差は大きいが、ゲーミングではコア数よりもシングルスレッド性能とキャッシュ構造が物を言う。bLLC搭載のNova Lake 28コアモデルとZen 6の3D V-Cacheモデルが、ゲーミングの本命対決になる。

見えている課題

Nova Lakeのデュアルタイル構成は、電力消費の増大を伴う。52コアモデルのPL1は175Wとされ、デュアルタイル全体では約350W(シングルタイルの約2倍)に達する可能性がある。Arrow Lakeの125Wから大きく跳ね上がる。

価格も気になる材料だ。SiliconFlyは52コアモデルの価格を「1200ドル以上」と予想している。現在の為替レートで約19万円。DDR5メモリの価格高騰が続くなか、プラットフォーム全体のコストは無視できない。

LGA 1954への移行も、LGA 1851ユーザーにとってはマザーボードの買い替えを意味する。Intelは今回のソケットで複数世代のサポートを約束しているが、Arrow Lakeで同じことを期待した人には既視感がある話だ。


Computexが6月2日から始まる。Intelはそこで次世代マザーボードを含むNova Lakeの詳細を公開する見通しだ。ESが出回り始めたということは、開発が順調に進んでいることの証拠ではある。

ただ、ESの数字と量産品の数字は別物だ。シングル20%、マルチ2倍という目標値が、店頭に並ぶ製品でどこまで維持されるか。答えは、ベンチマーク結果が出るまで待つしかない。


参照元

関連記事

この記事を共有する